Poiché il panorama della tecnologia informatica continua ad evolversi e cambiare, emergono nuovi standard e le architetture dei dispositivi devono essere adattate di conseguenza. Questa affermazione si applica anche al cambio generazionale degli standard da DDR3 a DDR4.
Questi progressi nella memoria ad accesso casuale hanno anche migliorato significativamente le prestazioni complessive. Pertanto, per sfruttare la RAM più recente, i design dei PCB devono cambiare, proprio come accadeva quando lo standard USB si è evoluto da USB 2.0 a USB 3.0. Questi tipi di modifiche sono in corso e necessari poiché la domanda del mercato di maggiore potenza di elaborazione, prestazioni migliori e funzionalità più avanzate continua a guidare il settore.
Sebbene la maggior parte delle persone non noterà o vedrà le modifiche architettoniche richieste per la progettazione di PCB, ciò non diminuisce l'importanza di queste modifiche chiave.
Double Data Rate 4 (DDR4), in breve, è disponibile in due diversi tipi di modulo. Un tipo di modulo è il piccolo modulo di memoria in linea doppio (260 pin) o So-DIMM, che viene utilizzato nei dispositivi informatici portatili come i laptop. L'altro tipo di modulo è il doppio modulo di memoria in linea (288 pin), o DIMM in breve, utilizzato in dispositivi come desktop e server.
Quindi, ovviamente, il primo cambiamento nell'architettura è dovuto al numero di pin. L'iterazione precedente (DDR3) dei DIMM utilizzava 240 pin, mentre i So-DIMM avevano 204 pin. I summenzionati moduli DIMM DDR4 utilizzano 288 pin. Con più pin o contatti, DDR4 offre una maggiore capacità DIMM, una migliore integrità dei dati, velocità di download più elevate e una maggiore efficienza energetica.
Insieme a questo miglioramento complessivo delle prestazioni arriva un design curvo (in basso) che consente connessioni migliori e più sicure e una migliore stabilità e resistenza durante l'installazione. Inoltre, i test al banco hanno dimostrato che DDR4 consente un miglioramento delle prestazioni del 50% fino a 3.200 MT (velocità di trasferimento megabit al secondo).
Inoltre, questi guadagni in termini di prestazioni si ottengono con un consumo energetico ridotto: ogni DIMM assorbe solo 1,2 volt, invece degli 1,5-1,35 volt richiesti dallo standard della generazione precedente. Tutti questi cambiamenti significano che i progettisti di PCB devono rivalutare il loro approccio alla progettazione per implementare DDR4.
Se vogliamo che dispositivi o componenti elettronici funzionino a livelli ottimali, abbiamo bisogno di progetti PCB precisi che includano l'implementazione DDR4. Questo è ben compreso. Oltre alla necessità di accuratezza progettuale, deve anche essere conforme alla memoria odierna.
I progettisti di PCB devono anche considerare una serie di altri fattori, come l'allocazione dello spazio e le connessioni critiche. È inoltre necessario gestire la fase di progettazione iniziale, poiché per un'implementazione di successo, il progetto deve soddisfare la topologia del cablaggio e le specifiche di progettazione.
Per gestire efficacemente i dati, i PCB dovrebbero seguire il cablaggio e le migliori pratiche (PCB), poiché in caso contrario possono portare a diversi problemi, tra cui la suscettibilità e le emissioni irradiate. I progettisti di PCB dovrebbero inoltre utilizzare tecniche appropriate per ottenere un fan-out massiccio e velocità di edge elevate per mantenere un BER basso e un intervallo di dati compreso tra 1,6 e 3,2 Gbps. Anche in questo caso, senza adeguate tecniche di progettazione, i nostri PCB sperimenteranno problemi di integrità del segnale e si tradurranno in diafonia e conseguente (eccessivo) jitter.
Il raggiungimento del miglior percorso di instradamento in un progetto PCB richiede il posizionamento corretto dei connettori DIMM e l'uso corretto dei chip di memoria. In generale, la SDRAM DDR4 richiede un cablaggio più breve e una spaziatura adeguata per ottenere un timing di picco e un'integrità del segnale ottimale. I progettisti di PCB dovrebbero anche scambiare i pin nei gruppi di segnali pertinenti. Inoltre, durante l'implementazione dovrebbero essere evitati il cablaggio del segnale in corrispondenza degli spazi vuoti, il cablaggio del livello del segnale adiacenti l'uno all'altro e la divisione del piano di riferimento.
Inoltre, se possibile, dovremmo anche instradare i segnali dell'interfaccia di memoria tra lo strato di alimentazione o la massa appropriata (GND). Inoltre, è possibile ridurre o eliminare le differenze di velocità di trasferimento instradando i segnali DQ (dati di ingresso/uscita), DQS (selezione dati) e DM (maschera dati) nello stesso gruppo di canali di byte sullo stesso livello. I segnali di clock hanno ritardi di propagazione maggiori rispetto ai segnali DQS, quindi le lunghezze di allineamento del segnale di clock in genere devono essere maggiori dell'allineamento DQS più lungo in un modulo di memoria inline a due righe.
Infine, dobbiamo tenere a mente che ogni pila di schede è diversa, così come i requisiti di spaziatura. Pertanto, è necessario utilizzare un risolutore sul campo (come Cadence Clarity™ 3D Solver) per stabilire una diafonia inferiore a -50dB tra i segnali critici. Nota: non c'è alcun requisito di lunghezza dall'orologio al DQS, ma c'è un requisito di lunghezza dall'orologio al comando/controllo/indirizzo. Il requisito di lunghezza dipende dalla Dk (costante dielettrica) del materiale e dal carico su ciascuna SDRAM. 4.
Le reti DQS, DQ e DM possono essere assegnate a qualsiasi livello stripline interno disponibile nello stack. Invece, indirizzo/comando/controllo e clock dovrebbero essere instradati su livelli più vicini alla SDRAM per ridurre al minimo l'accoppiamento over-hole.
Indirizzo/comando/controllo I via SDRAM dovrebbero avere vias collegati a terra (via ombreggiati) aggiunti a ciascuna SDRAM per ridurre l'accoppiamento vias.
Inoltre, l'indirizzo e il livello di alimentazione di riferimento di controllo o terra dipendono dal controller. Si noti che i DIMM hanno livelli di alimentazione di riferimento di indirizzo e controllo, mentre i BGA (array di griglia a sfere) integrati raramente hanno livelli di alimentazione di riferimento di indirizzo e controllo.
DDR4, come lo standard di generazione precedente (DDR3), richiede un nuovo approccio di progettazione nella sua implementazione. Ovviamente, i requisiti di progettazione sono cambiati per adattarsi alle prestazioni migliorate, che è un effetto collaterale dell'innovazione. Tuttavia, seguire le giuste tecniche di progettazione e topologia può massimizzare le prestazioni sfruttando questo nuovo standard contemporaneo.
Che tu stia implementando qualsiasi forma di memoria DDR o lavorando su un progetto con requisiti di segnale particolarmente esigenti, la suite di strumenti di progettazione e analisi di Cadence può aiutarti. progetta più velocemente del "doppio tasso di dati" previsto.
Zhejiang NeoDen Technology Co., LTD., fondata nel 2010, è un produttore professionale specializzato in macchine pick and place SMT,forno a rifusione, macchina da stampa per stampini,Linea di produzione SMTe altri prodotti SMT. Abbiamo il nostro team di ricerca e sviluppo e la nostra fabbrica, sfruttando la nostra ricca esperienza di ricerca e sviluppo, una produzione ben addestrata, abbiamo vinto una grande reputazione da parte dei clienti in tutto il mondo.
In questo decennio, abbiamo sviluppato in modo indipendente NeoDen4, NeoDen IN6, NeoDen K1830, NeoDen FP2636 e altri prodotti SMT, che hanno venduto bene in tutto il mondo. Finora abbiamo venduto più di 10,{5}}macchine da PC e le abbiamo esportate in oltre 130 paesi in tutto il mondo, creando una buona reputazione sul mercato. Nel nostro ecosistema globale, collaboriamo con il nostro miglior partner per fornire un servizio di vendita più completo, un supporto tecnico altamente professionale ed efficiente.
Aggiungi: No.18, Tianzihu Avenue, Tianzihu Town, Anji County, Huzhou City, Zhejiang Province, China
Telefono: 86-571-26266266